⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

® 公 開 特 許 公 報 (A) 平2-174547

⑤Int. Cl. 5 H 02 K 29/08 識別記号

庁内整理番号

43公開 平成2年(1990)7月5日

7052 - 5H

審査請求 未請求 請求項の数 3 (全10頁)

DCプラシレスモータ 60発明の名称

> ②)特 願 昭63-326952

223出 願 昭63(1988)12月23日

博 昭 ⑫発 明 者 小 新 藤 潤 @発 明 者 斎 岡本 真 一 @発 明 者 有 川 **@発明** 者 泰史

大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内 大阪府門真市大字門真1048番地 松下電工株式会社内

大阪府門真市大字門真1048番地

松下電工株式会社 勿出 願 人

弁理士 石田 長七 個代 理 人

1. 発明の名称

DCブラシレスモータ

- 2. 特許請求の範囲
- (1) N種とS種とを交互に周方向に潜職した水 久磁石回転子と、巻線の電流方向が固定された複 数組の磁極を有する間定子と、この間定子に装着 され通過する永久磁石回転子の磁極の極性を検出 するホール業子と、このホール業子の検出出力に より制御され、固定子の各巻線に電流を供給する 宿流切換回路とを備えたDCブラシレスモータに おいて、外部負荷の変動を検知する負荷検知回路 と、この負荷検知何路の出力に応じて騒音レベル か小さくなるように巻線電流のタイミングを変化 させるタイミング制御回路とを備えたDCブラシ レスモータ。
- (2) 上記負荷検知回路としてホール素子の出力 パルス列を入力として、このパルス列入力を電圧 信号に変換する周波数・電圧変換器を用いた 脱水 項1記載のDCブラシレスモータ。

- 、(3) 上記負荷検知回路として、巻線に流れる電 流を検出する抵抗と、この抵抗の両端電圧を直流 電圧に変換するローパスフィルタとで構成した前 求項1記載のDCプラシレスモータ。
 - 3. 発明の詳細な説明

「商業上の利用分野」

本発明は、位置検出にホール素子を用いたDC ブラシレスモータに関するものである。

【従来の技術】

一般のDCプラシレスモータではホール案子の 磁極検知出力と対応する巻線電流との間のタイミ ングのずれはほとんどなく、また負荷の大小にも 殆ど影響されない構造となる。

【発明が解決しようとする課題】

ところが、このDCブラシレスモータでは、第 11図に示すように次に助磁される固定子値と、 この間覚子権が助職される股間の同転子の磁板と の相対位置もによって、騒音レベルが変化し、そ の個小点を与えるθuinも外部負荷の火きをによっ て変化する。このため、Bninが固定されている

と、例えば無負荷時の θ minに設定した際の負荷が大きくなると、負荷時の θ minからずれた位度で D C プラシレスモータを駆動することになり、 顕育レベルの低端の妨げになるという問題があった。

本発明は、上述の点に鑑みて為されたものであり、その目的とするところは、外部負荷が変動しても騒音の少ないDCブラシレスモータを提供することにある。

【課題を解決するための手段】

本発明は、上記目的を達成するため、外部負荷の変動を検知する負荷検知回路と、この負荷検知回路の出力に応じて騒音レベルが小さくなるように巻線電流のタイミングを変化させるタイミング制御回路とを備えている。なお、負荷検知回路としては、ホール業子の出力バルス列を入力として、このバルス列入力を電圧信号に変換する周被数・電圧変換器を用いても良いし、または巻線に流れる電流を検出する抵抗と、この抵抗の両端電圧を前流電圧に変換するローバスフィルタとで機成し

-3-

シスコンパレーダ2,~2,の出力でトランジスタQu,Qv,Quをオン,オフ制御する。なお、抵抗Rz,~Rz,はトランジスタQu,Qv,Qwのパイアス抵抗である。これらトランジスタQu,Qv,Qwには固定子巻線Lu,Lv,Lwが直列に接続してあり、トランジスタQu,Qv,Quのオン時に勝磁電流を流す。ここで、差動増幅器1,の出力は周波数・電圧変換器15の出力で抵抗R:。~Rz。の値を制御している。

上記周波数・発圧変換器15の回路図を第2図に示す。この周波数・電圧変換器15は、無動増幅器13の出力で開閉制御されるアナログスイッチSW1の開閉に応じて定電流波J1,J2によりコンデンサX1の充放電を定電流で行う充放電回路3と、この充放電回路3のコンデンサX1の両端電圧からりセットバルス及びサンプリングバルスを作成するバルス発生器4と、このバルス発生器4のリセットバルスで開閉制御されるアナログスイッチSW2を

ても良い。

[作 用]

本発明は、上述のように外部負荷の変動に応じて騒音レベルが小さくなるように巻線電流のタイミングを変化させることにより、外部負荷の変動に応じて騒音レベルが小さくなる状態でモータを駆動するできるようにしたものである。

[実施例1]

第1図に3相式DCブラシレスモータに本発明を適用した回路図を示す。ホール業子出u, Hv, Huは正弦波状に若磁された検知用磁石に対向して設けてあり、このホール業子出u, Hv, Huの入力は抵抗R1, R2を介して電源+Vに直列に接続してある。各ホール業子出u, Hv, Huの出力はオペアンプム1~A3及び抵抗R2~R1,により構成された各差動増幅器11~13で増幅されると共に、この増幅出力はオペアンプC1~C3及び抵抗R1、~R2、で構成されたヒステリシスコンバレータを数に応じた基準電圧と比較され、これらヒステリ

-4-

備え、アナログスイッチSWュの閉閉に応じて定 電流源Ⅰ,でコンデンサメ2を充放電する充放電値 略5と、この充放電回路5のコンデンサX2の充 電電荷をサンプリングパルスで開閉制御されるア ナログスイッチSWョの閉成時にコンデンサXョに 保持するサンプルホールド回路6と、このサンプ ルホールド回路6の出力を3つの基準値と夫々比 皎するコンパレータフェ~7っとで構成してある。 なお、サンプリング回路6は入出力にバッファB 1,B2を設けてあり、またコンパレータ71~73 はオペアンプC。~ C。及び抵抗 R s。~ R soで構成 してある。上記ヒステリシスコンパレータ2,~ 2gの抵抗Rio~Rioは次のように構成してある。 なお、ここでは抵抗R2。を例としてあり、夫々コ ンパレータフ,~7,の出力でオン,オフされるス イッチSW.~SW.と、これらスイッチSW.~ SW。に夫々直列に接続された抵抗 R 201~ R 203 と、これら抵抗R201~R203及ぴスイッチSW。 ~ SW。の並列接続された直列回路と並列に接続 された抵抗R20.とで構成してある。

第4切に本実施例に使用する3相式DCブラシレスモータの機構の低端構成を示す。永久在回転子9はN糠とS糠とを交互に周方向に着磁した水久磁石8を内装すると共に、中心にシャフト10を貫がして構成してある。固定子11は複数する3組の整線13を巻装し、積層鉄心12の中央部に軸受14を挿入間定して構成してある。この固定子11の下部にホール素子Hu,Hv,Huを配置してある。

上記DCプラシレスモータでは、軸受14にシャフト10を円滑に回転するように挿通し、この状態で永久磁石回転子9の周而而と固定子11の外周面との間、及び永久磁石回転子9の内周面とホール素子Hu,Hv,Hnの磁束検知面との間に0.5

次に、本実施例の動作を説明する。まず、電源 + Vが投入をれると、ホール素子Hu, Hv, Heの 機能が働き始める。この時、ホール業子Hu, Hv, Huはその位置に対向した各水久磁石回転子9の

-7-

上記周波数・電圧変換回路15の詳細動作を第 3 図に従って説明する。アナログスイッチSW: は、射3図(b)に示すように、同図(a)に示す差動 増幅器13の出力のゼロクロス点でトリガされて オン,オフを繰り返し、定電流源Ⅰ,,Ⅰ2によって コンデンサX 1の充放電を行い、第3図(c)に示す 台形被を形成する。この台形彼のv1,v2レベルを トリガとしてパルス発生回路4によりサンプリン グパルスSP及びリセットパルスrpを発生する。り セットパルスrpは通常定電流線Ioによって充電 されているコンデンサX zの放倒を行う指令をア ナログスイッチSW₂に与える。このコンデンサ Xェの両箱電圧は、サンプリングパルスspの制御 するアナログスイッチSW₃のオン時にパッファ B,を通してコンデンサX,の両端に印加され、こ のコンデンサXコに次のサンプリングパルスspが 米るまで保持される。このときコンデンサXっに 保持される電圧vx。が永久磁石回転子9の回転数 に比例した俄圧を示す。抵抗Rso~Rssにより作 られた各基準電圧Vri~Vrsが失々コンパレータ

磁極の磁束密度に応じた信号を出力する。ホール 素子 Hu, Hv, Huは、第5 図に示すように機械角 6 0 度で互いに配置され、第 6 図(a)~(c)に示す ように位相がォ/3ずつずれた検出出力が現れる。 この出力を差動増幅器1,~1,によって増幅し、 ヒステリシスコンパレータ2,~2gによってヒス テリシス電圧(± E。)と比較し、 外 6 図(d)~(f) に示す方形被を出力する。そして、各々のコンパ レータ21~21の出力がHレベルの期間のみ隣の 間定子櫃へ電流を流すように対応するトランジス タQu,Qv,Quをオンする。このオン時に対応す る巻線しu,しv,しwに罹流が流れ、各巻線しu,しv, L sには第6図(g)~(i)に示すように回転トルク Tu, Tv, Tuが発生し、全体としてこれら回転ト ルクを合成した第6図(j)に示すトルクTsによっ てモータが回転する。

この際、差動増幅器1.の出力が周波数・電圧 変換回路15に入力され、その出力電圧がヒステリシスコンパレータ2,~2.のヒステリシス電圧 E.を制御して巻線電流の移動に変化を与える。

-8-

7、~7。に与えられており、上記信号vx。と比較 してスイッチSW,~SW。のいずれをオン,オフ するかを設定し、抵抗R23及び抵抗R26:~R264 の組み合わせによりヒステリシスコンパレータ2 1~23のヒステリシス電圧日。か設定される。こ こで、もし回転数が低下すれば、第3図(a)の破 級で示すようにヒステリシス電圧E。は大きくな り、トランシスダ Q u, Q v, Q uのベース信号を剪 3図(1)に示すように位相をずらした形とする。 これは外部負荷の変動に応じて固定子櫃とこの問 定子種が励磁される瞬間の回転子磁極との相対位 置もを変動させることになり、外部負荷が変動し ても常に最小の騒音レベルに自動調節することが できる。なお、弟3図(k)は従来のヒステリシス コンパレータ21の出力波形を示す。また、本実 施例ではヒステリシス程圧E。の設定レベルは3 段階であるが、基準電圧をさらに細かくしたり、 コンパレータ7の数を増やしたりすることにより、 多段のヒステリシス電圧E。を設定できることは 食うまでもない。

「実施例21

. .

本発明の他の災地例を第7図に示す。本実施例では、トランジスタQu,Qv,Quの各エミッタを共通接続し、グランドとの間に抵抗Rsを挿入してあり、この抵抗Rsの両端に発生する電圧を抵抗RrとコンデンサXrからなるローバスフィルタ16を通してヒステリシス電圧制御回路17に入力してある。そして、このヒステリシス電圧制御回路17の出力でヒステリシスコンパレータ2・
マ2,の失々の抵抗R,。~R,2。の値を制御し、ヒステリシスコンパレータ2・で2,のヒステリシス

第8図に上記ヒステリシス電圧制御回路17の 具体回路を示す。このヒステリシス電圧制御回路 17は、第1の実施例の周波数・電圧変換器15 のコンパレータ7、~7、と同一の構成であり、ま たヒステリシスコンパレータ2、~2。の抵抗R、。 ~R。の構成も第1の実施例と同じである。

本実施例では、モータが回転した際に固定子巻

-11-

る。なお、第9図(1)は従来のヒステリシスコンパレータ2。の出力波形を示す。また、本実施例でもヒステリシス電圧 E。の設定レベルは3段階であるが、基準電圧をさらに細かくしたり、またはコンパレータ7の数を増やしたりすることにより、多段のヒステリシス電圧 E。を設定できることは貫うまでもない。

「発明の効果」

本発明は上述のように、外部負荷の変動を検知する負荷検知回路と、この負荷検知回路の出力に応じて騒音レベルが小さくなるように巻線電流のタイミングを変化させるタイミング制御回路とを備えているので、外部負荷の変動に応じて騒音レベルが小さくなる状態でモータを駆動でき、このため騒音が小さくなる利点がある。

4. 図面の簡単な説明


第1図は本発明の実施例の回路図、第2図は同 上の周被数・電圧変換器の具体回路図、第3図は 同上の動作説明図、第4図はDCブラシレスモー タの構造を示す一部を破断した分解斜視図、第5 線しu,しv,しaに電流が流れると、この電流によ り抵抗Rsの両崎锯圧が現れる。この冠圧はロー パスフィルタ16を介してヒステリシス催圧制御 回路17に入力をれる。ここで、ローパスフィル タ16で整形した電圧v[は、例えば第9図(a)に 示すようになる。このローパスフィルタ16の出 力電圧viは、コンパレータフ」~7sで抵抗Rso~ Rssにより作られた各基準程圧 Vrs~ Vrsと比較 され、スイッチSW.~SW.のいずれをオン,オ フするかが設定され、抵抗Rスコ及び抵抗R20:~ Rzo4の組み合わせによりヒステリシスコンパレ ータ21~23のヒステリシス電圧日。を設定する。 ここで、もし回転数が低下すれば、第9図(e)に 示すようにヒステリシス電圧E。は大きくなり、 トランジスタQu,Qv,Qnのベース偶号を筋9図 (8)に示すように位相をずらした形とする。これ は外部負荷の変動に応じて固定子種とこの固定子 極が励磁をれる瞬間の回転子磁圧との相対位置と を変動させることになり、外部負荷が変動しても 常に最小の綴音レベルに自動調節することができ

-12-


図は同上の夫々の部材の位置関係を示す説明図、 第6図はDCブラシレスモータの基本動作の説明 図、第7図は本発明の他の実施例の回路図、第8 図は同上のヒステリシス就圧制御回路の具体回路 図、第9図は同上の動作説明図、第10図は従来 のDCブラシレスモータの要都構造を示す斜視図、 第11図は同上の問題点の説明図である。


1,~1,は差勁増幅器、2,~2,はヒステリシスコンパレータ、Qu,Qv,Qwはトランジスタ、 9は永久磯石回転子、11は周定子、15は周波 数・電圧変換器、16はローパスフィルタ、Hu, Hv,Hwはホール素子、Lu,Lv,Lwは巻線、Rsは 抵抗、である。


代理人 弁理士 石 田 艮 七




第2 图












第7 図




第8因



第9图



第10図



第二日図

